中文标题：基于RISC-V指令扩展的双线性对协处理器设计

英文标题：Design of a Bilinear Pairing Coprocessor Based on RISC-V Instruction Extension

来源期刊：电子与信息学报

基金项目：黑龙江省优秀青年教师基础研究支持计划重点项目(YQJH2024065)，黑龙江省重点研发计划(2022ZX01A36)

作  者：于斌¹ 闵玉新¹ 张自豪² 刘志伟¹ 黄海¹

作者单位：1. 哈尔滨理工大学计算机科学与技术学院，哈尔滨，150080
2. 纽约大学，纽约，10003

摘  要：双线性对运算是基于身份的标识密码算法的核心运算，而在边缘设备中实现该运算需要在性能与面积两方面进行折衷。采用指令扩展方式进行软硬件协同设计是具备灵活性和可扩展性的设计方式，但在双线性对运算方面的研究忽略了数据交互过程的时间损耗。该文结合双线性对算法与软硬件协同设计的特点，提出了适配总线传输的模乘运算模式用于减少数据交互过程中的时间损耗，同时设计适配该模式的模乘单元与阔域运算的时序排布，完成基于国产RISC-V处理器进行素数域运算和扩域运算的自定义指令扩展，并使用C语言调度硬件指令实现软硬件协同设计方案。所设计的协处理器在Xilinx ZYNQ-7000 FPGA平台上实现，共消耗8.3k个Slice与134个 数字处理单元 (DSP)，素数域模乘的执行时间为0.3 μs，2次扩域模乘的执行时间为0.6 μs，双线性对的执行时间约为17.5 ms。实验结果表明，该文设计的协处理器兼顾性能与面积，与同类设计在性能上相比至少提升7%， 能够高效地实现双线性对运算。

全文链接： https://jeit.ac.cn/cn/article/doi/10.11999/JEIT250367